2.5D晶片生产成本不再居高不下。FPGA业者赛灵思(Xilinx)以台积电矽中介层(SiliconInterposer)技术所生产的2.5D异质整合晶片Virtex-7，已引起市场高度关注，并吸引其他晶圆代工厂开始加入矽中介层晶圆生产行列，可望加速矽中介层晶圆制造成本下降，并助长2.5D晶片发展。
赛灵思(Xilinx)以堆叠式矽晶封装互连技术(StackedSiliconInterconnectTechnology,SSIT)为基础，推出现场可程式逻辑闸阵列(FPGA)系列--Virtex-72000。过去一年半，赛灵思不断主打其各种不同FPGA处理器频宽及低耗电量的效能表现。
本文将介绍赛灵思SSI解决方案的生产成本模型，包含矽中介层(SiliconInterposer)、组装及封装操作。这些结果将会与稍后提到的未来五年“降低成本规画”中，以标准封装为基础的替代性解决方案互相比较。其中，最须探讨的是“这项技术(将)会多贵？”这也是每每在预测新兴技术时最急迫了解的问题。
赛灵思Virtex-7导入SSI技术
Virtex-72000T模组封装外表大小约为45×45平方毫米(mm2)的一千两百球栅阵列封装(BallGridArray,BGA)。一个以65奈米(nm)互补式金属氧化物半导体(CMOS)设计规则构想出的三维(3D)被动矽中介层，以覆晶(Flip-chip)技术放置在有机BGA基板上，再以热回流焊接(ThermalSolderReflow)固定。
这个3D中介层共包含四层厚达100微米(μm)的平面金属层，三层为有颗粒花纹的铜及一层铝，以铜完全覆盖直径约10～12微米的导通孔，预估中介层的大小大概接近10平方公分。在中介层之上是俗称为“切片(Slices)”的28奈米CMOS，包含可替换的数位讯号处理器(DSP)、记忆体、可程式逻辑列，以及串列器/解串列器(SerDes)介面区块，预估每片的表面区域大概是200平方毫米，为异质整合的形式，意即将各种不同功能的积体电路(IC)组装于同一个基板上。
Virtex-72000T采用的是矽基板，以覆晶技术将IC与中介层贴合，在两个连续凸块间，以最小为45毫米的高度覆合铜锡合金微凸块，再以高度精密的热压焊进行焊接制程。如同其他较大型的晶片一样，Virtex-72000也须在封装的最上方覆上散热片(图1)。
图1Virtex-72000T跨部分及整个模组的概要图示
中介层生产成本仍高
YoleDeveloppement预测此一中介层的量产良率达95%，而组装良率高达99%；通常组装良率都比较高，但Yole分析良率时也已将整个模组的复杂性及五个高精密覆晶的焊接步骤列入考量。Yole预测生产此一矽中介层的代工厂是已折旧的CMOS65奈米制程工厂，也就是台积电七厂。
YoleDeveloppement不认为台积电在2012年会生产超过一万片直径300毫米的中介层晶圆，预计矽穿孔(ThroughSiliconVia,TSV)相关的制造设备将无法摊销，但重分布层(RedistributionLayer)则可随着设备的折旧而完成摊提。矽穿孔相关的设备包含通孔蚀刻制程用的深反应离子蚀刻(DeepReactiveIonEtching,DRIE)、填满通孔之镀铜制程、晶圆键合与剥离、矽穿孔露出作业之晶圆薄化。
YoleDeveloppement以矽穿孔成本计算工具及成本模型来推测矽中介层的生产成本，在2012年平均每片中介层晶圆的总制造成本是683元美元，其中61%是设备成本的摊销，21%是材料、耗材(气体及化学品)、能源及水的成本，11%为裸晶圆(矽晶圆及焊接载体)，5%为产出亏损，以及2%的人力成本。看起来矽穿孔相关的制程步骤占整体制造成本的四分之三，但当未来相关的设备开始折旧后，这些成本的比例也将逐渐下降。
YoleDeveloppement预测台积电一开始将会大幅提高中介层晶圆的利润比例(60%)，预计2012年底时每片晶圆的价格约为1,700美元，也就是每个中介层单价最高达30美元左右。
初期封装成本亦不低
封装基板为4+2+4的覆晶有机BGA嵌入式基板，预测基板业者订定的售价约落在每片17美元，整体组装的成本大约是2美元，且有60%以上会有1%的组装产出亏损。
Virtex-7模组的CMOS矽区块可能高达125美元，预测用在CMOS晶粒及矽中介层间的非导电性黏着剂(Non-ConductivePaste,NCP)将构成整体组装成本的四分之一。假设封测代工厂(OSAT)艾克尔(Amkor)的组装及封装服务利润为30%，那么赛灵思就可能必须付出接近3美元的成本于基板/中介层/CMOS晶粒堆的组装，以及额外的3美元成本用于俗称为CMOSFPGA切片的铜凸块。
若要发展一款FPGA可编程逻辑闸数目与Virtex-7相比拟，但功耗较高、处理频宽较小的新解决方案，至少需要两颗单独晶粒的封装，而这些晶粒可能会比Virtex-7SSIT解决方案中200平方毫米的FPGA切片大上两倍。
众所皆知，晶粒尺寸越大良率就越糟糕。所以，新的SSIT解决方案一方面使用可能会相当昂贵的矽中介层，另一方面要实现等同闸数的“标准”解决方案又需要两个封装而非一个，再加上CMOS晶圆厂前端制程良率还有问题。因此，整体而言，估计到今年底时，这两种解决方案的成本约不相上下，但Virtex-72000T的新SSIT解决方案应该会具有较明确的效能优势。
晶圆代工厂分食中介层大饼
2012年台积电开始替赛灵思量产后，预计未来会吸引越来越多晶圆代工业者制造矽中介层晶圆，这将扩大整体经济规模，并摊销矽穿孔相关高昂设备成本，因此YoleDeveloppement以台积电的矽中介层的合理成长幅度，推测未来SSIT解决方案的价格下降曲线。
未来台积电的竞争者很可能开始争食中介层这块大饼，将逐渐侵蚀利润比例，图2为上述两个解决方案的预测价格比较，Yole认为未来五年赛灵思的SSIT以矽为主的技术将有大幅降价的潜力，且将远超过标准的单晶粒封装解决方案。
图2 赛灵思SSI解决方案及替代性解决方案预测价格比较
赛灵思的SSIT矽中介层模组看起来不仅仅是有噱头的高效能展示??而已，根据YoleDeveloppement模拟，该模组高度符合成本效益，而且跟低效能的解决方案相比还相当具有成本竞争力。
目前赛灵思的解决方案单位定价是500美元以上，实际上量产的价格可能落在600至800美元左右，确实相当高阶且昂贵，但姑且不管那些与未来CMOS节点替代性发展的比较，其实矽中介层不仅可以提供高阶数位应用高效能的表现，实际上也不如印象中的昂贵。