台积电（TSMC）在“ISSCC 2013”上发表了关于利用40nm工艺CMOS技术制造的1MB容量STT-MRAM（自旋注入磁化反转型MRAM）的论文（演讲序号12.8）。为使STT-MRAM取代SRAM和DRAM，台积电提出了将擦写次数提高到1012次以上的电路技术提案。
理论上，STT-MRAM的擦写次数是无限的，但实际上，很多大容量阵列的擦写次数都受限制。其原因之一是连接到各记忆元件（MTJ）的位线和源线的布线电阻因MTJ连接到这些线的位置不同而不均等。比如，写入数据时，对于靠近写缓存的MTJ，由于连接到这些MTJ的布线电阻小，写缓存与MTJ之间的电压降幅小，因此加载到MTJ上的电压较大。这是导致MTJ的隧道绝缘膜劣化、擦写次数降低的主要原因。为避免这种情况而减小写缓存加载到MTJ的电压时，远离写缓存的MTJ就会因电压大幅降低，而无法提供擦写所需要的电流。
试制的硬宏（点击放大）
原来的电路构成（点击放大）
此次的电路构成（点击放大）
擦写次数的测量结果（点击放大）
为解决这一问题，台积电采用了将写入电流的末端设在写缓存对侧而非同侧的电路构成，使得共享位线和源线的MTJ的布线电阻在任何位置都相同。这样便可以使MTJ不受连接位置的影响，获得均等的电压。
台积电已确认，试制的芯片在几乎所有位上均可擦写10万次。芯片面积为0.56mm2。（记者：大下 淳一，《日经电子》）