益华电脑(CadenceDesignSystems)与中国晶圆代工业者中芯国际(SMIC)共同宣布，中芯国际已采用Cadence数位工具设计流程，能够适用于最新的SMICReferenceFlow5.1，一款为低功耗设计的完善RTL-GDSII数位设计流程。
Cadence设计流程结合先进功能，可帮助彼此的客户改善40nm晶片设计的功耗、效能与面积。这个设计流程中运用的Cadence工具有RTLCompiler、EncounterDigitalImplementationSystem、EncounterConformalLowPower；CadenceQRCExtraction；TempusTimingSignoffSolution、EncounterPowerSystem、PhysicalVerificationSystem与CadenceCMPPredictor。
中芯国际的全新ReferenceFlow5.1支援Cadence时脉同步最佳化(ClockConcurrentOptimization，CCOpt)技术，这是CadenceEncounter数位设计实现系统(DigitalImplementationSystem)的关键功能。这个设计流程显示，与传统的时脉树合成(clocktreesynthesis)相比，CCOpt能够在中芯国际40nm制程上，改善功耗达14%、缩减面积达11%、提升效能达4%。
其他优势还包括支援：Cadence阶层式低功耗数位设计流程，融合了最新版的流行功率格式CPF2.0；Cadence实体验证系统(PhysicalVerificationSystem，PVS)，包含中芯国际第一个适用于CadencePVS的线上40nmDRC/LVS验证规则文件，以及中芯国际第一个40nmDummyFill规则文件；GigaOpt技术，提供RTL-to-GDSII核心最佳化。