转自台湾digitimes的消息，ARM与新思科技(Synopsys)近日签署一项多年期协定，扩大新思科技使用ARM IP及相关技术的范畴，有助于在以ARM架构为基础的SoC芯片设计上，使用新思科技的先进优化设计工具及方法论。
藉由这项协定，新思科技在芯片制造前(pre-production)就能取得ARM Cortex处理器应用在ARM v8-A和v7-A架构、ARM Mali GPUs、ARM CoreLink系统IP、ARM Artisan实体(physical)IP和ARM POP IP等相关资讯，以加速芯片设计实作流程。
基于双方超过20年的合作关系，及先前双方所签署的ARMv7-A处理器及相关IP 授权协定的基础，此次新的协定让新思科技得以针对以ARM架构为基础的SoC设计流程和工具进行优化，以协助设计人员满足产品功耗、效能和面积的需求，同时降低成本并缩短上市时程。
ARM产品事业群执行副总裁暨总经理Pete Hutton说，ARM与新思科技合作超过20年，致力确保双方共同的客户能快速推出创新产品，同时兼顾产品拥有高效能、低功耗和缩小面积等目标。
这次协定让新思科技能在先期即取得ARM最新的IP，辅以双方持续地密切合作关系，将提供客户在进行SoC设计、实作和验证时，有效而整合的解决方案。
藉由这项合作协定，新思科技可开发并提供优化的tool script给安谋的合作夥伴，并针对利用ARM IP所开发出来的设计流程，提供相关的Synopsys设计工具之教育训练。
此协定也确保取得ARM最新核心的授权客户，在准备进行设计专案时，能使用到新思科技优化的设计工具和方法论。新思科技的工具与ARM IP的紧密结合，让目前市场上众多的产品开发者受益。
此优化的设计流程有助将先进的FinFET及SOI制程技术，应用到现有的制程技术上，以因应包括穿戴式、行动式、网路及伺服器等创新应用的开发。
当客户采用ARM处理器、程式库、POP IP的参考实作(Reference Implementations；RIs)，辅以新思科技Galaxy实作工具时，将可实现芯片功耗、效能和面积的优化处理。
透过实作与工具优化的整合，已协助采用Cortex-A57 CPU、Cortex-A53 CPU 和Mali-T760 GPU等ARM IP的客户，成功完成多次投片(tapeout)试产。使用新思科技VCS功能验证和ZeBu硬体模拟(emulation)解决方案的设计人员，不但能受惠于ARM处理器的强化效能，还能藉由支援ARM Cortex处理器的资源，在Verdi除错平台上进行软硬体除错。
验证工程师可在SoC中进行cache-coherent subsystem的验证，选用新思科技验证IP(VIP)、ZeBu transactor以及支援ARM AMBA介面规格(含最新AMBA 5 CHI)的Verdi Protocol Analyzer。
而软体开发人员可以在ARM处理器上应用Virtualizer Development Kits (VDKs)，以达成先期软体开发；而芯片设计人员则可利用Platform Architect MCO，让以ARM为基础的系统，能在设计初期即完成功耗及效能的优化。对系统设计人员来说，他们可利用HAPSR以FPGA为础的原型建造系统，加速以ARM CPU和GPU处理器为基础的系统软硬体整合和验证。
除了上述的设计解决方案外，设计人员还能从新思科技的专业技术支援以及Core Optimization Service获得协助，而这些专业支援是来自新思科技多年来，针对以ARM为基础之设计所累积的成功经验。
新思科技Customer Engagement执行副总裁Deirdre Hanford表示，IP和EDA领导厂商的合作可以提供设计人员更多直接的协助。而透过与ARM的合作，得以协助半导体厂商的创新。这项新的协定将让双方都能提供及时的设计和验证解决方案，而这些解决方案都能使用到新思科技最新的工具和方法论以及ARM最新、最先进的IP。